VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS

PCT

INTERNATIONALER VORLÄUFIGER BERICHT ÜBERDDIE MAY 2005 PATENTIERBARKEIT

(Kapitel II des Vertrags über die internationale Zusammenarbelt auf dem Gebiet

Aktenzeichen des Anmelo	lors adar Anuelta			
P27723WO Kf	WEITE	RES VORGEHEN	slehe Formblatt PCT/IPEA/416	
Internationales Aktenzeich PCT/EP2004/001154	intomatio	nales Anmeldedatum <i>(TagMonatUahr)</i> 004	Prioritätsdatum (Tag/Monat/Jahr) 13.03.2003	
Internationale Patentklass H03L7/085	ifikation (IPK) oder nationale k	Classifikation und IPK		
Anmelder ROHDE & SCHWAR	Z GMBH & CO.KG ET A	AL.	,	
 Bei diesem Bericht handelt es sich um den internationalen vorläufigen Prüfungsbericht, der von der mit der internationalen vorläufigen Prüfung beauftragten Behörde nach Artikel 35 erstellt wurde und dem Anmelder gemäß 				
2. Dieser BERICHT umfaßt insgesamt 6 Blätter einschließlich dieses Deckblatts.				
3. Außerdem liegen dem Bericht ANLAGEN bei; diese umfassen				
a. (an den Anmelder und das Internationale Büro gesandt) insgesamt 3 Blätter; dabei handelt es sich um				
 Blatter mit der Beschreibung, Ansprüchen und/oder Zeichnungen, die geändert wurden und diesem Bericht zugrunde liegen, und/oder Blätter mit Berichtigungen, denen die Behörde zugestimmt hat (siehe Regel 70.16 und Abschnitt 607 der Verwaltungsvorschriften). 				
☐ Blätter, die frühere Blätter ersetzen, die aber aus den in Feld Nr. 1, Punkt 4 und im Zusatzfeld angegebenen Gründen nach Auffassung der Behörde eine Änderung enthalten, die über den Offenbarungsgehalt der internationalen Anmeldung in der ursprünglich eingereichten Fassung hinausgeht				
b. (nur an das Internationale Büro gesandt)i> insgesamt (bitte Art und Anzahl der/des elektronischen Datenträger(s) angeben), der/die ein Sequenzprotokoll und/oder die dazugehörigen Tabellen enthält/enthalten, nur in computerlesbarer Form, wie im Zusatzfeld betreffend das Sequenzprotokoll angegeben (siehe Abschnitt 802 der Verwaltungsvorschriften).				
4. Dieser Bericht enthält Angaben zu folgenden Punkten:				
☑ Feld Nr. I	Grundlage des Bescheids			
-	Priorität			
		achtens über Neuheit, erfinderische	er Neuheit, erfinderische Tätigkeit und gewerbliche	
☐ Feld Nr. iV N	Mangelnde Einheitlichkeit d	ler Erfinduna		
Feld Nr. V Begründete Feststellung nach Arikel 35(2) hinsichtlich der Neuheit, der erfinderischen Tätigkeit und der gewerblichen Anwendbarkeit; Unterlagen und Erklärungen zur Stützung dieser Feststellung				
Feld Nr. VI Bestimmte angeführte Unterlagen		gen and attacking discourt estatement		
☐ Feld Nr. VII E	Bestimmte Mängel der inter	nationalen Anmeldung		
	☐ Feld Nr. VIII Bestimmte Bemerkungen zur internationalen Anmeldung			
Datum der Einreichung des Antrags			Datum der Fertigstellung dieses Berichts	
14.07.2004		02.05.2005		
Name und Postanschrift der mit der internationalen Prüfung beauftragten Behörde		ng Bevollmächtigter Bedienst	Bevollmächtigter Bediensteter	
Europäisches Patentamt D-80298 München Tel. +49 89 2399 - 0 Tx: 523656 epmu d Fax: +49 89 2399 - 4465		Kahn, K-D Tel. +49 89 2399-2253	The second secon	

INTERNATIONALER VORLÄUFIGER BERICHT ÜBER DIE PATENTIERBARKEIT

Internationales Aktenzeichen PCT/EP2004/001154

-	Feld Nr. I Grundlage des Berichts		
-			
•	 Hinsichtlich der Sprache beruht der Bericht auf der internationalen Anmeldung in der Sprache, in der sie eingereicht wurde, sofern unter diesem Punkt nichts anderes angegeben ist. 		
	Der Bericht beruht auf einer Übersetzung aus der Originalsprache in die folgende Sprache, bei der es sich um die Sprache der Übersetzung handelt, die für folgenden Zweck eingereicht worden ist:		
	☐ internationale Recherche (nach Regeln 12.3 und 23.1 b)) ☐ Veröffentlichung der internationalen Anmeldung (nach Regel 12.4) ☐ internationale vorläufige Prüfung (nach Regeln 55.2 und/oder 55.3)		
2.	2. Hinsichtlich der Bestandteile* der internationalen Anmeldung beruht der Bericht auf (Ersatzblätter, die dem Anmeldeamt auf eine Aufforderung nach Artikel 14 hin vorgelegt wurden, gelten im Rahmen dieses Berichts als "ursprünglich eingereicht" und sind ihm nicht beigefügt):		
	Beschreibung, Seiten		
	in der ursprünglich eingereichten Fassung		
	Ansprüche, Nr.		
	-6 eingegangen am 15.04.2005 mit Schreiben vom 15.04.2005		
	Zeichnungen, Blätter		
	/5-5/5 in der ursprünglich eingereichten Fassung		
	l einem Sequenzprotokoll und/oder etwaigen dazugehörigen Tabellen - siehe Zusatzfeld betreffend das equenzprotokoll		
3.	Aufgrund der Änderungen sind folgende Unterlagen fortgefallen:		
	☐ Beschreibung: Seite ☐ Ansprüche: Nr.		
	☐ Zeichnungen: Blatt/Abb.		
	 ☐ Sequenzprotokoll (genaue Angaben): ☐ etwaige zum Sequenzprotokoll gehörende Tabellen (genaue Angaben): 		
4.	Dieser Bericht ist ohne Berücksichtigung (von siet v.)		
	ufgelisteten Änderungen erstellt worden, da diese aus den im Zusatzfeld angegebenen Gründen nach stehend uffassung der Behörde über den Offenbarungsgehalt in der ursprünglich eingereichten Fassung hinausgehen degel 70.2 c)).		
	☐ Beschreibung: Seite ☐ Ansprüche: Nr.		
	□ Zeichnungen: Blatt/Abb.		
	☐ Sequenzprotokoll (genaue Angahen)		
	etwaige zum Sequenzprotokoll gehörende Tabellen (genaue Angaben):		
:	Wenn Punkt 4 zutrifft, können einige oder alle dieser Blätter mit der Bemerkung ersetzt" versehen werden.		

INTERNATIONALER VORLÄUFIGER BERICHT ÜBER DIE PATENTIERBARKEIT

Internationales Aktenzeichen PCT/EP2004/001154

Feld Nr. V Begründete Feststellung nach Artikel 35 (2) hinsichtlich der Neuheit, der erfinderischen Tätigkeit und der gewerblichen Anwendbarkeit; Unterlagen und Erklärungen zur Stützung dieser Feststellung

1. Feststellung

Neuheit (N) Ja: Ansprüche 1 - 6

Nein: Ansprüche

Erfinderische Tätigkeit (IS) Ja:

Ja: Ansprüche

Nein: Ansprüche 1 - 6 Gewerbliche Anwendbarkeit (IA) Ja: Ansprüche: 1 - 6

Nein: Ansprüche:

2. Unterlagen und Erklärungen (Regel 70.7):

siehe Beiblatt

Zu Punkt V

Begründete Feststellung hinsichtlich der Neuheit, der erfinderischen Tätigkeit und der gewerblichen Anwendbarkeit; Unterlagen und Erklärungen zur Stützung dieser Feststellung

- Es wird auf folgendes Dokument verwiesen:
 EP-A-0 283 275 (FUJITSU LTD) 21. September 1988.
- 2. Die vorliegende Anmeldung erfüllt nicht die Erfordernisse des Artikels 33 PCT, weil der Gegenstand der Ansprüche 1 6 im Sinne von Artikel 33 (3) PCT nicht auf einer erfinderischen Tätigkeit beruht.
- 2.1 Dokument D1 offenbart (die Verweise in Klammern beziehen sich auf dieses Dokument):
 - einen Phasen/Frequenzregelkreis mit einem Phasen/Frequenzkomparator
 (siehe die im Recherchenbericht genannten Stellen), bei dem
 - das Ausgangssignal (RS) der Rücksetzlogik-Einheit (3) erst dann aktiviert ist, wenn beide Ausgangssignale (Q_{1A} und Q_{2B}) der beiden flankengetriggerten Speicherglieder (1 und 2) aktiviert sind (siehe Spalte 8, Zeilen 19 38),
 - und erst dann deaktiviertist, wenn beide Ausgangssignale deaktiviert sind (siehe Spalte 8, Zeilen 39 53; es ist anzumerken, daß beide Ausgangssignale (Q_{1A} und Q_{2B}) deaktiviert sind wenn die Signale Q_{1a} und Q_{2b} aktiviert sind), und
 - die Rücksetzlogik-Einheit (3) mittels eines asynchronen pegelgetriggerten RS-Speichergliedes (NG₂, NG₄) mit inverser Logik realisiert ist, wobei der Rücksetzeingang des asynchronen pegelgetriggerten RS-Speichergliedes (NG₂, NG₄) vom Ausgangssignal eines invertierten UND-Gatters gespeist wird.

Anspruch 1 unterscheidet sich davon nur dadurch,

- daß der Rücksetzeingang von einem ODER-Gatter gespeist wird und
- daß die beiden flankengetriggerten Speicherglieder einzig jeweils einen Ausgang mit nicht-invertierter Logik aufweisen.

Diese unterscheidenden Merkmal bewirken einen minimalen Verdrahtungsaufwand.

Die Aufgabenstellung der Erfindung war somit eine Reduzierung des Verdrahtungsaufwandes.

Die gefundene Lösung für die genannte Aufgabe war für den Fachmann naheliegend und beruhte nicht auf einer erfinderischen Tätigkeit.

Dem Fachmann ist aus der allgemeinen Schaltungslehre bekannt, daß eine ODER-Funktion sowohl durch ein ODER-Gatter (Alternative 1) als auch durch ein UND-Gatter mit invertierten Signalen (Alternative 2) realisiert werden kann, und daß beide Schaltungsanordnungen gegeneinander austauschbar sind und die optimale Anordnung je nach den Gegebenheiten in der jeweiligen Schaltungsumgebung auszuwählen ist.

Das invertiertende UND-Gatter NG_3 in der D1 realisiert für den Fachmann offensichtlich eine ODER-Funktion gemäß der Alternative 2, weil die Eingänge des Gatters an die invertierten Ausgänge Q_{1a} und Q_{2b} der Speicherglieder 1 und 2 angeschlossen sind. In der D1 wird eine Schaltungsanordnung gemäß der Alternative 2 offensichtlich gewählt, um die Ausgangslast der Ausgänge Q_{1A} und Q_{2B} der Speicherglieder 1 und 2 klein zu halten.

Die Vorteile einer Schaltungsanordnung gemäß der Alternative 1 sind dem Fachmann damit auch sofort klar. Bei der Alternative 1 kommt ein ODER-Gatter zum Einsatz, das, wegen der erforderlichen Inversion der Eingangs-Signale, an die Ausgänge Q_{1A} und Q_{2B} der Speicherglieder 1 und 2 angeschlossen wird. Da damit die invertierten Ausgänge Q_{1a} und Q_{2b} der Speicherglieder 1 und 2 nicht mehr benötigt werden, wird der Fachmann diese weglassen. Er erkennt damit, daß eine Schaltungsanordnung gemäß der Alternative 1 eine Reduzierung des Verdrahtungsaufwandes bewirkt, und er wird diese Alternative verwenden, wenn es gilt, die Aufgabenstellung der Erfindung zu lösen. ohne dabei erfinderisch tätig werden zu müssen.

Damit erfüllt der Anspruch 1 nicht die Erfordernisse des Artikels 33 (3) PCT.

- 2.2 Da der Gegenstand des Anspruchs 1 alle Merkmale des Anspruchs 6 enthält, erfüllt auch der unabhängige Anspruch 6 nicht die Erfordernisse des Artikels 33 (3) PCT.
- 2.3 Die abhängigen Ansprüche 2 5 enthalten keine Merkmale, die in Kombination mit den Merkmalen irgendeines Anspruchs, auf den sie sich beziehen, die Erfordernisse des PCT in bezug auf erfinderische Tätigkeit erfüllen, weil die Merkmale der

INTERNATIONALER VORLÄUFIGER BERICHT ZUR PATENTIERBARKEIT (BEIBLATT)

Internationales Aktenzeichen

PCT/EP2004/001154

Ansprüche 2, 3 und 5 direkt in der Figur 1 der D1 gezeigt sind, und die Merkmale des Anspruchs 4 dem Fachmann direkt offensichtlich sind.

Damit erfüllen auch diese Ansprüche nicht die Erfordernisse des Artikels 33 (3) PCT.

PCT/EP2004/001154

15. April 2005

Neue Ansprüche

5

10

15

1. Phasen-/Frequenzregelkreis (1) mit einem Phasen-/Frequenzkomparator (8) und einem Frequenzoszillator (10), wobei der Phasen-/Frequenzkomparator (8) zwei flankengetriggerte Speicherglieder (13, 14) aufweist, die jeweils mit einer Flanke eines ggf. geteilten Referenzfrequenz-Signals (4) des Phasen-/Frequenzregelkreises (1) und einer Flanke eines ggf. geteilten Ausgangsfrequenz-Signals des Phasen-/Frequenzregelkreises (1) gesetzt werden und jeweils mit einem Ausgangssignal (16) einer Rücksetzlogik-Einheit (15) zurückgesetzt werden, deren Eingänge von den Ausgangssignalen (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) gespeist sind,

dadurch gekennzeichnet,

dass das Ausgangssignal (16) der Rücksetzlogik-Einheit (15) erst dann aktiviert ist, wenn beide Ausgangssignale 20 (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) aktiviert sind, und erst dann deaktiviert ist, beide Ausgangssignale (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) deaktiviert 25 sind,

dass die Rücksetzlogik-Einheit (15) mittels eines asynchronen pegelgetriggerten RS-Speichergliedes (17) mit inverser Logik realisiert ist, wobei der Rücksetzeingang des asynchronen pegelgetriggerten RS-Speichergliedes (17)

vom Ausgangssignal (20) eines ODER-Gatters (21) gespeist wird und

dass die beiden flankengetriggerten Speicherglieder (13, 14) einzig jeweils einen Ausgang mit nicht-invertierter Logik aufweisen.

35

30

Phasen-/Frequenzregelkreis nach Anspruch 1,
 dadurch gekennzeichnet,

dass der Ausgang (Q) des mit dem ggf. geteilten Referenzfrequenz-Signal (3) an seinen Eingang (Clk)

5

beaufschlagten flankengetriggerten Speichergliedes (13) dem Frequenzoszillator (10) zur Erhöhung der Frequenz des Ausgangsfrequenz-Signals (6) und der Ausgang (Q) des mit dem ggf. geteilten Ausgangsfrequenz-Signals (6) an seinem Eingang (Clk) beaufschlagten flankengetriggerten Speichergliedes (14) dem Frequenzoszillator (10) zur Reduzierung der Frequenz des Ausgangsfrequenz-Signals (6) zugeführt ist.

- 10 3. Phasen-/Frequenzregelkreis nach Anspruch 1 oder 2,
 dadurch gekennzeichnet,
 - dass die Signale (9A, 9B) am Ausgang (Q) der beiden flankengetriggerten Speicherglieder (13,14) unter Zwischenschaltung eines Schleifenfilters (11)zur Stabilisierung des Phasen-/Frequenzregelkreises auf den Frequenzoszillator (10) geschaltet sind.
 - 4. Phasen-/Frequenzregelkreis nach einem der Ansprüche 1 bis 3,
- 20 dadurch gekennzeichnet,

dass die Frequenz des Referenzfrequenz-Signals (2) des Phasen-/Frequenzregelkreises (1) vor dem Eingang (Clk) des Phasen-/Frequenzkomparators (8) mittels eines Frequenzteilers (2) um den Faktor N reduziert wird.

25

15

5. Phasen-/Frequenzregelkreis nach einem der Ansprüche 1 bis 4,

dadurch gekennzeichnet,

- dass die Frequenz des Ausgangsfrequenz-Signals (6) des 30 Phasen-/Frequenzregelkreises (1) vor dem Eingang (Clk) des Phasen-/Frequenzkomparators (8) mittels eines Frequenzteilers (5) um den Faktor M reduziert wird.
- 6. Phasen-/Frequenzkomparator (8) für einen Phasen35 /Frequenzregelkreis (1) mit zwei flankengetriggerten
 Speichergliedern (13, 14), die jeweils mit einer Flanke
 eines ggf. geteilten Referenzfrequenz-Signals (3) des
 Phasen-/Frequenzregelkreises (1) und einer Flanke eines
 ggf. geteilten Ausgangsfrequenz-Signals (6) des Phasen-

5

10

/Frequenzregelkreises (1) gesetzt werden und jeweils mit einem Ausgangssignal (16) einer Rücksetzlogik-Einheit (15) zurückgesetzt werden, deren Eingänge von den Ausgangssignalen (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) gespeist sind,

dadurch gekennzeichnet,

dass das Ausgangssignal (16) der Rücksetzlogik-Einheit (15) erst dann aktiviert ist, wenn beide Ausgangssignale (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) aktiviert sind, und erst dann deaktiviert ist, wenn beide Ausgangssignale (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) deaktiviert sind,

dass die Rücksetzlogik-Einheit (15) mittels eines asynchronen pegelgetriggerten RS-Speichergliedes (17) mit inverser Logik realisiert ist, wobei der Rücksetzeingang des asynchronen pegelgetriggerten RS-Speicherglieds (17) vom Ausgangssignal (20) eines ODER-Gatters (21) gespeist wird und

20 dass die beiden flankengetriggerten Speicherglieder (13, 14) einzig jeweils einen Ausgang mit nicht-invertierter Logik aufweisen.